Тема 4: Схемотехника основных узлов комбинационных схем - Кр вуз фпт

Тема 4: Схемотехника основных узлов комбинационных схем

^ План лекции:

4.3. Сумматоры

Сумматоры — это комбинационные устройства, пред­назначенные для сложения чисел.

Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отра­зим значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд Р

А

В

Р

Р

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0




Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: S = А • В + А • В; Р =А • В.

Очевидно, что по отношению к столбцу S реа­лизуется логическая функция «исключающее ИЛИ», т. е. S = A  B. Устройство, реализующее таблицу, называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 4.25.

Рис.4.25

Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использо­вать устройство, имеющее дополнительный вход перено­са.

Такое устройство (рис. 4.26) называют полным сумма­тором и его можно представить как объединение двух полусумматоров (Рвх — дополнительный вход переноса).

Сумматор обозначают через SM.

Рис. 4.26

Соединяя определенным образом полусумматоры и полные сумматоры друг с другом, получают устройство для выполнения сложения нескольких разрядов двоичных чи­сел.

В качестве примера рассмотрим устройство для сложе­ния двух трехразрядных двоичных чисел А2 A1 A0 и В2 В1 В0, где А0 и В0 — младшие разряды двоичных чисел (рис. 4.27).

На выходах S1—S3 формируется код суммы чисел А2 А1 А0 и В2 B1 B0, а на выходе Р3 — сигнал переноса в следующую микросхему, так как при сложении двух трехразрядных дво­ичных чисел может получиться четырехразрядное число.

Рассмотренный сумматор называется параллельным сумматором.

В виде интегральных микросхем выпускаются однораз­рядные, двухразрядные и четырехразрядные двоичные сумматоры.

Рис. 4.27

Микросхема К155ИМЗ (рис. 4.28) является четырехраз­рядным сумматором, имеющим входы Аi и Вi, для подачи разрядов суммируемых чисел, выходы разрядов суммы чисел Si вход переноса Р0, имеющийся у младшего разряда входных чисел, и выход переноса Р4.

С целью наращивания разрядности суммируемых чи­сел микросхемы соединяют последовательно, для чего выход переноса непосредственно соединяют со входом переноса микросхем, принадлежащим более высоким раз­рядам.

У микросхемы, суммирующей младшие разряды чисел, вход переноса Р0 следует соединять с общим проводом.

Рис. 4.28

Следует отметить, что в рассмотренных параллельных сумматорах для суммирования в каждом разряде исполь­зуется отдельный сумматор, но перенос из разряда в раз­ряд осуществляется последовательно, что и определяет время выполнения суммирования в таком параллельном сумматоре с последовательным переносом.

Для повышения быстродействия сумматоров необходи­мо уменьшить время переноса, что достигается использо­ванием вместо последовательного параллельного переноса.

Так микросхема К555ИМ6 представляет собой четырех­разрядный сумматор с параллельным переносом.

^ Вычитание двоичных чисел.

Рассмотренные сумматоры могут использоваться для вычитания двоичных чисел. В этом случае операция вы­читания заменяется сложением уменьшаемого с вычитаемым, представленным в дополнительном коде, т. е. опе­рацией




где А и В — многоразрядные двоичные числа, например, четырехразрядные.



Рассмотрим пример вычитания двух десятичных чисел: из 10 вычесть 5.

Двоичный эквивалент 10 равен 1010, а 5 — 0101.

Для реализации описанного алгоритма вычитаемое нужно преобразовать в обратное, т. е. получим 1010, затем это преобразованное вычитаемое сложить с уменьшаемым и к результату прибавить 1, т. Е




Четыре младших разряда результата представляют со­бой результат 0101, т. е. 5(десятичное число).

Учитываем, что:

-при А > В, т. е. результат — положительное число, то ответ формируется в прямом коде, при этом формируется 1 переноса в более старший разряд,

-при А < В ответ формируется в обратном коде и 1 переноса в более старший разряд не образуется.

Рассмотрим реализацию операции вычитания на при­мере четырехразрядного сумматора (рис. 4.29).

Наличие или отсутствие логической 1 на выходе пере­носа Р4 используют для распознавания знака результата, образуя циклический перенос, т. е. соединяя выход пере­носа Р4 со входом переноса Р0. Когда сигнал переноса со­ответствует логической 1, то реализуется описанный выше алгоритм и на выходе Si формируется результат в прямом коде, при нулевом значении сигнала переноса результат формируется в обратном коде, который несложно преоб­разовать в прямой.

Рис.4.29


^ 4.4 Цифровые компараторы

Цифровым компаратором называется комбинационное логическое устройство, предназначенное для сравнения чисел, заданных в двоичном коде.

Они могут определять равенство двух двоичных чисел А и В с одинаковым ко­личеством разрядов либо вид неравенства А>В или А<В. Цифровые компараторы имеют три выхода.

Схема одноразрядного компаратора представляет собой структуру логического элемента «исключающее ИЛИ-НЕ» (рис. 4.31).

Рис.4.31

Из анализа схемы следует, что если:

- А = В, то F = 1, в противном случае, т. е. при А ≠ В, F = 0.

- А > В, т. е. А = 1, В = 0, то С = 1,

- А < В, т. е. А = 0, В = 1, то D=1.

Если попарно равны между собой все разряды двух n-разрядных двоичных чисел, то равны и эти два числа А и В. Применяя цифровой компаратор для каждого разряда, например, четырехзначных чисел, и определяя значения F1, F2, F3, F4 логических переменных на выходах компа­раторов, факт равенства А = В установим в случае, когда F = F1 • F2 • F3 • F4 = 1. Если же F = 0, то А ≠ В.

Неравенство А > В обеспечивается (для четырехразряд­ного числа) в четырех случаях:

- А4 > В4,

- А4 = В4 и А3 > В3,

- А4 = В4, А3 = В3 и А2>В2,

- А4 = В4, А3 = В3, А2 = В2 и A1 > В1, (где А4 и В4 — старшие разряды чисел А и В).

Очевидно, что если поменять местами Аi и Bi то будет выполняться неравенство А < В.

Цифровые компараторы выпускают, как правило, в виде самостоятельных микросхем.


Так, микросхема К564ИП2 (рис. 4.32) является четырехразрядным компа­ратором, в котором каждый из одноразрядных компара­торов аналогичен рассмотренной ранее схеме.

Данная микросхема имеет расширяющие входы АВ, что позволяет наращивать разрядность обоих чисел. Для этого компараторы соединяют каскадно или параллельно (пирамидально).

Если используется одна микросхема, то на ее вход 5 следует подать логический 0, а на входы 6 и 4 — логичес­кие 1.


Рис. 4.32

Рассмотрим каскадное соединение компараторов К564ИП2 для сравнения двух восьмиразрядных чисел (рис. 4.33).

При этом соединении выходы А = В и А < В предыдущей микросхемы (младшие разряды) подключа­ют к соответствующим входам последующей.

На входы А В микросхемы младших разрядов пода­ют соответственно потенциалы U0, U1 и С1 (U0 соответству­ет логическому 0, а U1 — «1»).

В последующих микросхе­мах на входах А > В поддерживают потенциал логической единицы U1.


Рис. 4.33




Контрольные вопросы


  1. Назначение сумматоров. Пример сложения одноразрядных двоичных чисел.

  2. Объясните разницу в применении полусумматора и сумматора.

  3. Нарисуйте структурную схему сложения двух тёхразрядных двоичных чисел.

  4. Расскажите о сумматоре К155ИМ3.

  5. Объясните, как производится вычитание двоичных чисел.

  6. Назначение цифровых компараторов. Приведите схему одноразрядного компаратора.

  7. Расскажите о компараторе К564ИП2.



Лекция 10

Тема 5 : Схемотехника основных узлов цифровых схем

План лекции:


^ 5.1 Специальные элементы цифровых устройств

Значительную часть современного цифрового устройства составляют блоки управления, обмена информацией, индикации, контроля, диагностики и др. В этих блоках используются схемы, которые выполняют разные специальные функции (преобразование уровней, генерирование разных сигналов, форми­рование временных параметров сигналов и др.) Требования к специаль­ным элементам очень разнообразны и, как правило, определяются конкрет­ной разработкой, в связи с чем их уровень интеграции и номенклатура значительно ниже, чем аналогичные, параметры для логических элементов.

Важным требованием при разработке специальных элементов является со­вместимость их по входу и выходу с логическими элементами, на базе кото­рых проектируется цифровое устройство, поэтому основное внимание отво­дится реализации вышеперечисленных специальных элементов на базе стандартных логических элементов.

^ 5.1.1. Логические расширители

Логические расширители —: специальные элементы цифровых устройств, предназначенные для увеличения количества логических входов у логиче­ских элементов, расширения класса реализованных этими элементами логи­ческих функций и построения нетипичных схем.

Поскольку первые две функции расширителей основные, расширители выполняются в составе каж­дой конкретной серии на основе базовой схемы или ее части.

Так как в элементах ТТЛ-типа операция И реализуется с помощью многоэмиттерного транзистора, то увеличить количество соответствующих входов внешним монтажом невозможно. В элементах ТТЛ-типа расширители предназначены для расширения класса реализованных функций, т. е. для реализа­ции функции ИЛИ (рис. 5.1). Выводы К и Е расширителя соединяются с со­ответствующими выводами К и Е базовых логических элементов.



Рис. 5.1 Схема расширителя по ИЛИ на 4 входа для элемента ТТЛ-типа


^ 5.1.2 Преобразователи уровней

Кроме частей управляющей системы, хорошо реализованных средствами на основе типичных комплектов БИС микропроцессора, в типичной аппаратуре управляющей системы имеется большое количество средств соединения с объектом управления, индикации, документирования и т. д.

В большинстве управляющих систем широко используется вся номенклатура радиоэлектронных элементов: дискретные (транзисторы, диоды, резисторы, конденсаторы, индуктивности), интегральные (ИС, СИС, БИС, наборы ком­понентов), конструктивные установочные детали (клавиатура, кнопки, инди­каторы, тумблеры).

Преобразователями уровней (адаптерами, драйверами, трансляторами) назы­вают специальные элементы цифровых устройств, предназначенные для обеспечения совместимости логических уровней разных семейств цифровых элементов.

В данное время логические уровни представлены электрическими сигналами ТТЛ-элементов, и их нагрузочные характеристики стали фактиче­ски стандартными для цифровых устройств, микропроцессоров, микроЭВМ и т. п. вне зависимости от их технологии и схемотехники элементной базы.

Кроме обеспечения совместимости уровней сигналов преобразователи уров­ней должны удовлетворять специальным требованиям, например таким, как сохранение преобразователем предельного уровня управляющего элемента, уровней токов, способа кодирования двоичных переменных (или, наоборот, изменение способа кодирования); обеспечение заданных требований по на­грузочной возможности и параметрам быстродействия; необходимость вы­полнения логических операций преобразователем уровня; обеспечение пара-фазных выходов и др.

Сформируем некоторые общие правила их построения для большинства случаев:

В составе схем малой и средней степени интеграции ТТЛ-, ЭСЛ- и КМОП-типа имеются специально разработанные преобразователи уровней (рис. 5.2).

.

Среди них можно выделить: преобразователи ^ ЭСЛ-ТТЛ К500ПУ125,

-преобразова­тель ТТЛ-ЭСЛ К500ПУ124;

-преобразователи КМОП-ТТЛ, 176ПУ1, 176ПУ2, 176ПУЗ, 564ПУ4, 564ЛН1, 564ЛН2,

-преобразователи ТТЛ-КМОП 133ЛНЗ, 133ЛН5 и др.


Рис. 5.2 Преобразователи уровней


^ 5.1.3. Генераторы и одновибраторы

Генераторы.

Генераторы — специальные элементы цифровых устройств, предназначенные для формирования последовательности электрических сиг­налов разной формы.

Последовательность сигналов может быть регулярной или с прерываниями, в том числе с изменением параметров и формы элек­трических сигналов. Генераторы обеспечивают работу цифрового устройства во времени по закону, обусловленному внутренней структурой устройства, и характеризуются частотой сигнала, стабильностью частоты, возможностью управления частотой, формой сигнала, скважностью, видом последователь­ности сигнала и т. п. Таким образом, генераторы по структуре могут изме­няться от простейшего автоколебательного мультивибратора до сложного цифрового устройства.

На рис. 5.3, представлена схема генератора, в котором конденсатор С обеспечивает время задержки, необходимое для создания положительной обратной связи, и от его емкости зависит частота генерации. Обычно разра­ботчики определяют необходимую емкость С методом проб и ошибок.

Проанализируем работу конкретной схемы, которая выполнена на микросхе­мах серии К155.

Генератор выполнен на трех вентилях Y1—Y3. Вентиль Y4 используется для улучшения формы выходного сигнала и может управляться входом 4. При работе генератора на входы 1, 2 и 3 необходимо подать уровень "1" (при подаче на любой из этих трех входов уровня "О" генерация срывается и на выходе d фиксируется постоянный логический уровень).

^ Рис. 5.3 Схема генератора на элементах И-НЕ


Если уровень "О" подается на входы 1 или 3, то на выходе d устанавливается уровень "О"; если уровень "О" подается на вход 2, то на выходе d уровень " 1".

Преимущество схемы — ее простота, т. к. нужен лишь один внешний компонент-конденсатор С.

Недостатки схемы:

Для уменьшения габаритов удобно строить генератор на относительно высо­кую частоту с последующим ее делением многоразрядными счетчиками К176ИЕ5, К176ИЕ12, К176ИЕ18, К561ИЕ16, КР1561ИЕ20. В особенности подходят для такого варианта первые три из них, т. к. содержат необходимые для построения генератора элементы.

На рис. 8.16 представлена схема гене­ратора на микросхеме К176ИЕ5. Генератор собран на логических элементах DD1.1 и DD1.2. Один из выходов генератора внутри микросхемы подключен к делителю частоты на 512 DD1.3.

Микросхема содержит еще один счетчик — DD1.4, который может разделять входную частоту на 32 и 64. Его вход может быть подключен или к выходу генератора, или к выходу счетчика DD1.3. Во втором случае частота на вы­ходе 15 будет в 32 768 раз меньше частоты генератора. Счетчик DD1.4 имеет, кроме традиционного входа R установки в нулевое состояние, еще и вход S установки в состояние 1.




Рис. 5.4 Схема гене­ратора на микросхеме К176ИЕ5

В ряде случаев при синхронизации работы сложных цифровых устройств нужна очень высокая стабильность частоты генератора. Относительное ее изменение не должно превышать 0,001% и меньше.

На практике существует много способов стабилизации частоты выходного напряжения генераторов. Но наиболее простым и эффективным из них явля­ется применение кварцевой стабилизации. Суть данного способа состоит в том, что в качестве элемента, который задает время в генераторе, используют кварцевый резонатор. Типичная схема такого генератора, построенного на основе мультивибратора, приведена на рис. 5.6.

Рассмотрим назначения отдельных элементов схемы. Частота выходного на­пряжения определяется параметрами кварцевого резонатора G. Резистор R выбирается из условия надежного возникновения колебаний. Изменением емкости конденсатора можно в незначительной степени подстраивать частоту выходных колебаний. Логический элемент DD3 является буферным и

^ Рис. 5.6 Схема гене­ратора на мультивибраторе предназначен для улучшения формы выходных

колебаний.

Одновибраторы.

Одновибратором или ждущим мультивибратором называ­ется устройство, которое вырабатывает выходной импульс по одиночному перепаду входного сигнала.

Продолжительность выходного импульса опре­деляется постоянной времени RC встроенных или внешних компонентов и, значит, не зависит от временных ограничений, которые накладываются сис­темными тактовыми импульсами.

В составе некоторых серий современных интегральных микросхем есть од­новибраторы двух типов: без повторного запуска и с повторным запуском.

На рис. 5.7 показана функциональная схема одновибратора без повторного запуска К155АГ1, на рис. 5.8 приведены варианты включения внешних R, С компонентов для этой микросхемы.

Микросхему К155АГ1 можно отнести к многофункциональным устройствам. При отсутствии внешних компонентов R и С одновибратор можно использо­вать как разностный преобразователь, как генератор импульсов или сброса инициализации цифрового автомата.




Рис. 5.7 Функциональная схема одновибратора К155АГ1





Рис. 5.8 Варианты включения К155АГ1


В первом варианте как резистор используется встроенный резистор R4 т.е R=R4=2кОм.

Во втором варианте как резистор используется внешний резистор R1, включенный последовательно с встроенным резистором R4=2кОм, т.е. R=R1+R4.

В третьем варианте как резистор используется внешний резистор R2, т.е. R=R2. и контакт 9 ИС остается свободным.

Для всех трех вариантов допускается отсутствие внешнего конденсатора и в этом случае его роль выполняет паразитная емкость и на выходе импульс минимальной продолжительности (30-40 нс).

Вход 05 можно использовать как вход разрешения, если запуск осуществля­ется по входу 03 или 04, т. к. при уровне "0" на входе 05 одновибратор не запускается.

Уровень «0» на входе 03 блокирует запуск по входу 04 (и наобо­рот) даже при наличии уровня " 1" на входе 05.

Входы 03 и 04 можно использовать как входы разрешения, если запуск осу­ществляется по входу 05, г. к. при двух уровнях «1» на входах 03 и 04 одновибратор не запускается.

С инженерной точки зрения данный одновибратор формирует импульс с хорошей стабильностью продолжительности.

^ Одновибратор с повторным запуском, например, микросхема К155АГЗ, отли­чается от рассмотренного выше тем, что реагирует на переходы запуска даже во время формирования выходного импульса.

В этом случае на прямом выходе остается сигнал высокого уровня и будет оставаться как угодно долго, если время между переходами запуска будет меньше, чем продолжительность выходного сигнала, реализованного от одиночного перехода запуска, с учетом времени восстановления одновибратора


Контрольные вопросы


  1. Расскажите о назначении логических расширителей.

  2. Расскажите о назначении преобразователей уровня. Приведите примеры м/сх.

  3. Расскажите о назначении генераторов и их возможностях.

  4. Проанализируйте работу Схемы генератора на элементах И-НЕ

  5. Проанализируйте работу Схемы гене­ратора на микросхеме К176ИЕ5.

  6. Обоснуйте применение кварцевой стабилизации.

  7. Расскажите о назначении одновибраторов и их возможностях.



Лекция 11


6801044748067202.html
6801207776262291.html
6801334609483396.html
6801464163949495.html
6801539622816624.html